

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl. H01L 33/00	(11) 공개번호 (43) 공개일자	특1999-0037429 1999년05월25일
(21) 출원번호	10-1998-0045097	
(22) 출원일자	1998년10월27일	
(30) 우선권주장	97-294317 1997년10월27일 일본(JP)	
(71) 출원인	마츠시타 덴키 산교 가부시기가이샤, 모리시타 요이찌 일본 000-000 일본국 오사카후 가도마시 오아자 가도마 1006반지 가미야마 사토시 일본 일본국 효고켄 산다시 하자마가오카 5-4-3-905 요시이 시게오 일본 일본국 교토후 나가오카쿄시 우구이스다이 54 미야나가 료코 일본 일본국 나라켄 나라시 시키시마초 2-511-11 니시카와 다카시 일본 일본국 오사카후 오사카시 아사히쿠 다카도노 5-12-6-1112 사이토 도루 일본 일본국 오사카후 세쓰시 도리카이신마치 2-18-14 사사이 요이치 일본 일본국 오사카후 네야가와시 나리타히가시가오카 42-6	
(72) 발명자	김영철	
(74) 대리인	없음	
(77) 심사청구	없음	
(54) 출원명	발광 다이오드 장치 및 그 제조방법	

요약

발광 다이오드 장치는 활성층과 p형의 콘택트층과, 쇼트키 전극과, 오믹전극을 구비하고 있다. 활성층은 n형의 반도체 기판 상에 형성되어 있고, 콘택트층은 활성층 상에 형성되어 있으며, 쇼트키 전극은 콘택트층 상에 선택적으로 형성되어 콘택트층과 쇼트키 접촉한다. 오믹전극은 콘택트층 상의 쇼트키 전극의 주변부에 쇼트키 전극과 전기적으로 접속되도록 형성되어 활성층으로부터의 발광광을 투과시킨다.

대표도

도1

명세서

도면의 간단한 설명

도 1은 본 발명의 제 1 실시예에 관한 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 2는 본 발명의 제 1 실시예의 일변형예에 관한 GaN계의 발광 다이오드 장치를 도시한 구성 단면도

도 3은 본 발명의 제 2 실시예에 관한 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 4는 본 발명의 제 2 실시예에 관한 ZnSe계의 발광 다이오드 장치의 제조방법을 도시한 공정순서 단면도

도 5는 본 발명의 제 3 실시예에 관한 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 6은 본 발명의 제 3 실시예의 일변형예에 관한 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 7은 본 발명의 제 4 실시예에 관한 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 8은 종래의 ZnSe계의 발광 다이오드 장치를 도시한 구성 단면도

도 9는 종래의 AlGaInP계의 발광 다이오드 장치의 구성 단면도

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 표시용 등에 이용되는 발광 다이오드 장치, 특히 청색 또는 녹색의 단파장 광을 효율적으로 출력하는 발광 다이오드 장치 및 그 제조 방법에 관한 것이다.

발광 다이오드는 효율성이 높으며 전구와 비교해서 소비전력이 작기 때문에 표시용 디바이스로서 널리 이용되고 있다. 수년전부터 이미 적색, 주황색, 황색 등 장파장의 광을 발하는 고휘도 발광 다이오드 장치는 실현되어 있으나, 녹색 및 청색의 단파장의 발광 다이오드 장치는 그 휘도가 낮기 때문에 육외 표시에 사용할 수 있는 수 칸델라 레벨의 고휘도 발광 다이오드 장치는 실현되어 있지 않았다.

그러나 최근 새로운 재료인 GaN계 결정을 이용함으로써 녹색에서는 6칸델라, 또한 청색에서도 2칸델라의 고휘도 발광 다이오드 장치가 개발되어, 현재로서는 이들 고휘도 발광 다이오드 장치를 이용한 풀컬러의 고휘도 디스플레이가 실현되어 있다.

이하 활성층에 $\text{In}_x\text{Ga}_{1-x}\text{N}$ (x 는 $0 \leq x \leq 1$ 의 실수임. 이하, 마찬가지로 함)으로 이루어지는 양자 웰(quantum well) 활성층을 이용한 종래의 GaN계 발광 다이오드 장치를 개략적으로 설명한다.

본 장치는 동작전류를 흐르게 함으로써 양자 웰 활성층에 전자 및 정공이 주입되고, 또한 전자와 정공의 재결합에 의해 거의 $\text{In}_x\text{Ga}_{1-x}\text{N}$ 의 밴드 갭 에너지에 상당하는 파장의 광을 발한다. $\text{In}_x\text{Ga}_{1-x}\text{N}$ 중 In의 조성비 x 의 값이 0.15인 경우에는 발광 피크 파장이 약 450nm인 청색발광을 나타내고, In의 조성비 x 의 값이 0.26인 경우에는 발광 피크 파장이 약 520nm인 녹색발광을 나타낸다.

그러나 상기 종래의 GaN계 발광 다이오드 장치는 $\text{In}_x\text{Ga}_{1-x}\text{N}$ 으로 이루어지는 양자 웰 활성층에서의 In의 조성비 x 의 값을 크게 해가면 결정성이 낮아진다는 문제점을 갖고 있다. 원래 $\text{In}_x\text{Ga}_{1-x}\text{N}$ 은 균일한 혼합결정으로 되기는 어렵기 때문에 외부 양자효율(=장치의 외부에 출사되는 광의 출력/소비전력)은 사파이어 기판을 이용한 경우의 기판 이면에서의 반사광을 포함해도 1%~2%로 매우 낮으므로 파장을 제어하기가 곤란하게 되어 발광 다이오드 장치의 제품수율도 매우 낮다. 덧붙여 말하자면, 파장이 650nm 정도인 적색발광 다이오드 장치의 외부 양자효율은 반사광을 포함하여 약 20%이다.

(제 1 종래예)

이하, III-V족으로 이루어지는 상기 GaN계 반도체 대신에 최근 주목받고 있는 II-VI족으로 이루어지는 ZnSe계의 화합물 반도체를 이용한 단파장 발광 다이오드 장치를 제 1 종래예로 하여 도면을 참조하여 설명하기로 한다.

도 8은 제 1 종래예에 관한 ZnSe계 발광 다이오드 장치의 단면구성을 도시한 것이다. 도 8에 도시된 바와 같이, 예를 들면 분자선 에피택시(MBE)법을 이용하여 n형 GaAs로 이루어지는 기판(101) 상에, 기판(101)과의 격자부정합을 완화하는 n형 GaAs로 이루어지는 제 1 버퍼층(102)과, n형 ZnSe로 이루어지고, GaAs 결정과 ZnSe 결정의 격자부정합을 완화하는 제 2 버퍼층(103)과, n형 ZnMgSSe로 이루어지고, 후술하는 활성층에 대하여 전위 장벽을 형성하여 활성층에 효율적으로 n형 캐리어(전자)를 주입하는 제 1 클래드층(104)과, 비도프 ZnSSe로 이루어지고, 활성층의 결정품질을 향상시키는 것과 함께, n형 캐리어를 효율적으로 주입하는 제 1 스페이서층(105)과, $\text{Zn}_{1-x}\text{Cd}_x\text{Se}$ 로 이루어지고, 주입된 n형 및 p형의 소수 캐리어를 서로 재결합하여 발광하는 양자 웰 활성층(106)과, 비도프 ZnSSe로 이루어지고, p형 캐리어(정공)를 효율적으로 주입하는 제 2 스페이서층(107)과, p형 ZnMgSSe로 이루어지고, 활성층(106)에 대하여 전위 장벽을 형성하여 이 활성층(106)에 효율적으로 p형 캐리어를 주입하는 제 2 클래드층(108)과, p형 ZnSSe로 이루어지고, 제 2 클래드층(108)과 후술하는 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 반도체층(109)과, p형 ZnSe와 p형 ZnTe가 교대로 적층되어 이루어지고, 반도체층(109)과 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 초격자층(110)과, p형 ZnTe로 이루어지고, 전극과 오믹 접촉(ohmic contact)하는 콘택트층(111)이 차례로 적층되어 형성되어 있다.

콘택트층(111)의 상면에는 Pd 및 Au로 이루어지는 p측 오믹전극(112)이 전면(全面)에 걸쳐 형성되고, p측 오믹전극(112) 상에는 Au등으로 이루어지는 본딩 패드(113)가 도트형상으로 형성되어 있는 것과 함께 기판(101)의 하면에는 n측 오믹전극(114)이 전면에 걸쳐 형성되어 있다.

(제 2 종래예)

한편 III-V족으로 이루어지는 AlGaInP계 화합물 반도체를 이용하여 파장이 620nm~660nm인 적색발광 다이오드 장치를 제 2 종래예로 하여 도면을 참조하여 설명하기로 한다.

도 9는 제 2 종래예에 관한 AlGaInP계 발광 다이오드 장치의 단면구성을 도시한다. 도 9에 도시된 바와 같이, 예를 들면 유기금속 기상성장(MOVPE)법을 이용하여 n형 GaAs로 이루어지는 기판(121) 상에 기판(101)과의 격자부정합을 완화하는 n형 GaInP로 이루어지는 버퍼층(122)과, n형 AlGaInP로 이루어지는 제 1 클래드층(123)과, 비도프 GaInP로 이루어지는 활성층(124)과, p형 AlGaInP로 이루어지는 제 2 클래드층(125)과, n형 GaAs로 이루어지는 전류 블록층(126)을 차례로 성장시킨 후, 일단 결정성장 장치로부터 기판(121)을 인출한다. 그 후 도 9에 도시된 바와 같이, 전류 블록층(126)에서의 본딩 패드 형성영역을 마스크하여 전류 블록층(126)에 대하여 에칭함으로써 전류 블록층(126)을 도트형상으로 한다. 다음으로 결정성장 장치에 전류 블록층(126)이 형성된 기판(121)을 다시 투입하고, 제 2 클래드층(125) 및 전류 블록층(126) 상의 전면에 걸쳐 p형 AlGaInP로 이루어지고, 기판면에 수직으로 흐르는 전류를 기판면에 평행한 방향으로 확산시키는 전류 확산층(127)을 성장시킨다. 그 후 전류 확산층(127)에서의 본딩 패드 형성영역에 도트형상을 갖는 p측 오믹전극(128)을 형성하는 것과 함께, 기판(121)의 하면에는 n측 오믹전극(129)을 전면에 형성한다.

이와 같이 본 장치는, 본딩 패드를 겸하는 p측 오믹전극(128) 바로 아래에 전류 확산층(127) 및 이 전류 확산층(127)과 pn접합을 형성하는 전류 블록층(126)을 설치하고 있기 때문에 p측 오믹전극(128)의 바로 아래에는 전류가 흐르지 않고, 활성층(124)의 둘레가장자리부에 전류가 흐르므로 활성층(124)에서의 p측 오믹전극(128)의 하방 영역에서 발생하는 캐리어의 재결합이 억제된다. 따라서 활성층(124)에서의 p측 오믹전극(128)의 하방 영역에서 캐리어의 재결합이 억제되기 때문에 발생된 광이 p측 오믹전극(128)에 흡수되는 일이 없게 되어 높은 외부 양자효율을 얻을 수 있다.

이와 같이, 제 2 종래예에서는 결정성장 장치로부터 기판(121)을 일단 인출하여 전류 블록층(126)을 형성한 후, 다시 결정성장 장치에 투입하여 결정성장을 행할 필요가 있다.

발명이 이루고자 하는 기술적 과제

그러나 III-VI족으로 이루어지는 AlGaInP계의 반도체 결정은 기판을 일단 결정성장 장치로부터 인출하는 단속적인 결정성장을 행해도 문제가 발생되지 않지만, II-VI족으로 이루어지는 ZnSe계의 화합물 반도체의 경우는 열이력에 약하다는 성질을 갖고 있다. 즉 도 8에 도시된 양자 웰 활성층(106)을 성장시킨 후, 다시 결정성장 장치에 투입하면 장치의 외부에서 결정성장면에 생성된 자연산화막을 제거하기 위해 결정성장 온도보다도 100도 정도 높은 온도의 열 에칭을 실행해야 한다. 이 때 ZnSe계의 양자 웰 활성층(106)이 열 에칭시의 열처리에 의해 손상을 받아 파괴되어 버린다. 따라서 AlGaInP계와 동일한 개선방법을 채용할 수는 없다.

또한 결정성장 장치에 하나의 기판을 여러번 투입하면 생산성이 저하되기도 한다.

제 1 종래예에서는 $Zn_{1-x}Cd_xSe$ 로 이루어지는 양자 웰 활성층(106)의 조성비 x의 값을 조정함으로써, 파장이 470nm에서 530nm까지의 광을 발광시키는 것이 가능하다.

그런데 ZnSe계 발광 다이오드 장치의 내부 양자효율(=활성층 내부에서의 광의 출력/소비전력)은 거의 100%로 매우 높지만, 외부 양자효율은 7% 정도로 상술한 적색 발광 다이오드 장치의 1/2 이하이다.

이와 같이 ZnSe계의 화합물 반도체는 결정성이 높음에도 불구하고, 활성층(106)으로부터 발한 발광광을 장치의 외부에 효율적으로 인출할 수 없다는 문제점을 갖고 있다.

본 발명은 상기 제 1 종래예가 갖는 외부 양자효율이 낮다는 문제점을 해결하고, 단파장 발광 다이오드 장치에 있어서 외부 양자효율을 향상시키는 것과 함께, 생산성을 향상시키는 것을 목적으로 한다.

발명의 구성 및 작용

상기 목적을 달성하기 위해, 본 발명은 전류 블록층을 형성함에 있어서 본딩 패드 형성용 패드 전극의 바로 아래에 쇼트키 장벽이나 고저항 영역을 선택적으로 설치하는 구성으로 하는 것이다.

본 발명에 관한 제 1 발광 다이오드 장치는 n형 반도체 기판 상에 형성된 활성층과, 활성층 상에 형성된 p형 콘택트층과, 콘택트층 상에 선택적으로 형성되고, 콘택트층과 쇼트키 접촉하는 본딩 패드용 쇼트키 전극과, 콘택트층 상에서의 상기 쇼트키 전극의 주변부에 상기 쇼트키 전극과 전기적으로 접속되도록 형성되어 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 구비하고 있다.

제 1 발광 다이오드 장치에 의하면, 콘택트층 상에는 쇼트키 전극인 패드전극과, 쇼트키 전극의 주변부에 이 쇼트키 전극과 전기적으로 접속된 오믹전극이 설치되어 있기 때문에 본딩 패드로 되는 쇼트키 전극의 바로 아래에는 전류가 흐르지 않고, 이 쇼트키 전극의 하방의 주변부로 전류가 흐른다. 그 결과, 활성층에서의 쇼트키 전극의 하방 영역에서는 캐리어의 주입이 억제되기 때문에 활성층에서의 쇼트키 전극의 하방 영역으로부터 방사되는 발광광이 감소되는 한편, 활성층에서의 쇼트키 전극의 하방 영역의 주변부로부터 방사되는 발광광이 증가되기 때문에 발광광이 쇼트키 전극에 흡수되지 않게 되므로 외부 양자효율이 향상된다.

제 1 발광 다이오드 장치에 있어서, 쇼트키 전극과 콘택트층 사이의 쇼트키 장벽의 크기가 0.3eV 이상인 것이 바람직하다. 이와 같이 하면 쇼트키 전극의 전위 장벽에 의해 동작전류를 확실하게 흐르지 않도록 할 수 있다.

제 1 발광 다이오드 장치에 있어서, 쇼트키 전극이 알루미늄, 아연 또는 탈륨을 포함하는 도체막으로 이루어지는 것이 바람직하다. 이와 같이 하면 쇼트키 장벽의 크기를 확실하게 0.3eV 이상으로 할 수 있다.

본 발명에 관한 제 2 발광 다이오드 장치는 제 1 도전형의 반도체 기판 상에 형성된 활성층과, 활성층 상에 형성된 제 2 도전형의 콘택트층과, 콘택트층 상에 선택적으로 형성된 본딩 패드용 패드전극과, 콘택트층 상에서의 패드전극의 주변부에 패드전극과 전기적으로 접속되도록 형성되어 활성층으로부터의 발광광을 투과시키는 오믹전극과, 패드전극의 하방에 형성된 고저항 영역을 구비하고 있다.

제 2 발광 다이오드 장치에 의하면, 콘택트층 상의 패드전극의 하방에 고저항 영역이 설치되고, 콘택트층 상의 패드전극의 주변부에 오믹전극이 패드전극과 전기적으로 접속되도록 설치되어 있기 때문에 본딩 패드인 패드전극의 바로 아래에는 전류가 흐르지 않고 이 패드전극의 하방의 주변부로 전류가 흐른다. 그 결과, 활성층에서의 패드전극의 하방 영역에서는 캐리어의 주입이 억제되기 때문에 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또한 활성층에서의 쇼트키 전극의 하방 영역의 주변부로부터의 발광광이 증가되므로 외부 양자효율이 향상된다.

제 2 발광 다이오드 장치에서, 제 1 도전형이 n형이고, 제 2 도전형은 p형이며, 고저항 영역이 활성층과 콘택트층 사이에 형성되고, 질소원자가 $1 \times 10^{18} \text{ cm}^{-3}$ 이상이 되도록 도프된 아연과 셀렌을 포함하는 p형 반도체층으로 이루어지는 것이 바람직하다. 이와 같이 하면, p형 반도체층이 억셉터로 되는 질소원자가 과잉 도프된 상태로 형성되어 있기 때문에 지나치게 도프된 영역이 확실하게 고저항으로 된다.

제 2 발광 다이오드 장치에서, 고저항 영역이 활성층 상방에 형성된 절연산화막으로 이루어지는 것이 바람직하다. 이와 같이 하면 고저항 영역이 열적으로 안정되므로 장치의 동작이 보증된다.

제 2 발광 다이오드 장치에서, 절연산화막이 산화아연으로 이루어지는 것이 바람직하다. 이와 같이 하면 II-VI족으로 이루어지는 화합물 반도체를 이용한 장치를 확실하게 형성할 수 있는 것과 함께, 산화아연 자체가 II-VI족으로 이루어지는 화합물이므로 매우 안정된다.

제 2 발광 다이오드 장치에서, 고저항 영역이 활성층 상방에 형성된 결정결함 도입층으로 이루어지는 것이 바람직하다. 이와 같이 하면 결정구조가 파괴된 결정결함 도입층은 그 불순물 농도가 저하되므로 확실하게 고저항화된다.

제 2 발광 다이오드 장치에서, 고저항 영역이 반도체 기판에 형성되어 있는 것이 바람직하다. 이와 같이 하면, 결정성장 공정전에 미리 전류 블록층으로 되는 고저항 영역을 형성할 수 있기 때문에 결정성장층이 고저항영역 형성시의 영향을 받지 않으므로 장치의 동작이 보증된다.

제 1 및 제 2 발광 다이오드 장치는 반도체 기판과 활성층 사이에 형성되고, 브래그 반사기 구조를 갖는 반사층을 추가로 구비하고 있는 것이 바람직하다. 이와 같이 하면 활성층으로부터 하방에 위치하는 기판 방향으로 방출되는 발광광이 반사층에서 반사되어 활성층의 상방으로부터 인출되므로 외부 양자효율을 더욱 향상시킬 수 있다.

본 발명에 관한 제 3 발광 다이오드 장치는 제 1 도전형의 반도체 기판 상에 형성되고, 브래그 반사기 구조를 갖는 반사층과, 반사층 상에 형성된 활성층과, 활성층 상에 형성된 제 2 도전형의 콘택층과, 콘택층 상에서의 상기 패드전극의 주변부에 패드전극과 전기적으로 접속되도록 형성되어 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 구비하고 있다.

제 3 발광 다이오드 장치에 의하면, 제 1 도전형 반도체 기판 상에 브래그 반사기 구조를 갖는 반사층이 설치되어 있으므로 활성층으로부터 반도체 기판의 하방을 향하여 방사되는 발광광이 콘택층측으로 반사되므로 반도체 기판측을 향하여 방출된 발광광을 콘택층측으로부터 장치의 외부로 인출할 수 있게 되어 외부 양자효율을 향상시킬 수 있다.

본 발명에 관한 제 1 발광 다이오드 장치의 제조방법은 n형의 반도체 기판 상에 아연 및 셀렌을 포함하는 활성층을 형성하는 공정과, 활성층 상에 p형의 제 1 콘택층과, 불순물 농도가 $1 \times 10^{18} \text{ cm}^{-3}$ 이상의 고농도로 되도록 질소원자가 주입된 p형의 제 2 콘택층을 차례로 형성하는 공정과, 제 2 콘택층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 도체막 및 제 2 콘택층에 대하여 에칭을 행함으로써 도체막으로 이루어지는 성형상의 패드전극을 형성하는 것과 함께, 상기 제 2 콘택층을 성형상으로 형성하는 공정과, 제 1 콘택층에서의 상기 패드전극의 주변부에 이 패드전극과 접촉하는 것과 함께, 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정과, 반도체 기판에 대하여 어닐을 행하여 성형상의 제 2 콘택층에 포함되는 질소원자를 이 성형상의 제 2 콘택층으로부터 반도체 기판측의 영역에 선택적으로 확산시킴으로써, 성형상의 제 2 콘택층과 상기 활성층 사이에서의 패드전극의 하방 영역에 고저항 영역을 형성하는 공정을 구비하고 있다.

제 1 발광 다이오드 장치의 제조방법에 의하면 성형상의 제 2 콘택층의 하방에 위치하는 반도체층이 Zn 및 Se를 포함하는 화합물 반도체층이라면 이 화합물 반도체층에서의 패드전극의 하방 영역이 고저항 영역으로 된다. 따라서 패드전극의 하방 영역에 고저항 영역을 형성하고, 콘택층에서의 패드전극의 주변부에 오믹전극을 형성하기 때문에 패드전극의 바로 아래에는 전류가 흐르지 않고 이 패드전극의 하방 주변부에 전류가 흐르므로 활성층에서의 패드전극의 하방 영역에서는 캐리어의 주입이 억제된다. 이에 따라 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또 이 패드 전극의 하방 영역의 주변부로부터의 발광광이 증가하므로 외부 양자효율이 향상된다. 또 제 2 콘택층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주는 일이 없게 되는 것과 함께, 결정성장 공정을 복수회 행하는 경우에 비하여 생산성이 향상된다.

본 발명에 관한 제 2 발광 다이오드 장치의 제조방법은 제 1 도전형의 반도체 기판 상에 아연 및 셀렌을 포함하는 활성층을 형성하는 공정과, 활성층 상에 아연을 포함하는 반도체로 이루어지는 제 2 도전형의 콘택층을 형성하는 공정과, 콘택층에서의 본딩 패드 형성영역에 대하여 플라즈마화한 산소원자를 조사함으로써, 본딩 패드 형성영역에 상기 아연이 산화된 산화아연으로 이루어지는 절연산화막을 형성하는 공정과, 콘택층 및 절연산화막 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 도체막에 대하여 에칭을 행함으로써 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과, 콘택층에서의 패드전극의 주변부에, 이 패드전극과 접촉하는 것과 함께 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하고 있다.

제 2 발광 다이오드 장치의 제조방법에 의하면, 패드전극의 하방 영역에 절연영역을 형성하고, 콘택층에서의 패드전극의 주변부에 오믹전극을 형성하기 때문에 패드전극의 바로 아래에는 전류가 흐르지 않고 이 패드전극의 하방 주변부에 전류가 흐른다. 이에 따라, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가되므로 외부 양자효율이 향상된다. 또 전류 블록층으로 되는 절연산화막을 플라즈마 산화를 이용하여 행하기 때문에 플라즈마 산화는 비교적 저온하에서 절연산화막을 형성할 수 있으므로 결정성장층에 열적 손상을 주지 않는다. 또 콘택층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주지 않으며 생산성이 향상된다.

본 발명에 관하는 제 3 발광 다이오드 장치의 제조방법은 제 1 도전형의 반도체 기판 상에 활성층을 형성하는 공정과, 활성층 상에 제 2 도전형의 콘택층을 형성하는 공정과, 콘택층에서의 본딩 패드 형성영역에 대하여 플라즈마화한 불활성가스를 조사함으로써, 본딩 패드 형성영역에 결정결함을 포함하는 결정결함 도입층을 형성하는 공정과, 콘택층 및 결정결함 도입층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 상기 도체막에 대하여 에칭을 행함으로써 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과, 콘택층에서의 패드전극의 주변부에, 이 패드전극과 접촉하는 것과 함께 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하고 있다.

제 3 발광 다이오드 장치의 제조방법에 의하면, 본딩 패드 형성영역에 결정결함을 포함하는 결정결함 도입층으로 이루어지는 고저항 영역을 형성하고, 콘택층에서의 패드전극의 주변부에 오믹전극을 형성하기 때문에 패드전극의 바로 아래에는 전류가 흐르지 않고 이 패드전극의 하방 주변부에 전류가 흐른다. 이에 따라, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소하고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가하기 때문에 외부 양자효율이 향상된다. 또 전류 블록층으로 되는 결정결함 도입층을 플라즈마화한 불활성가스를 조사하여 형성하기 때문에, 플라즈마를 이용한 도핑은 비교적 저온하에서 행할 수 있으므로 결정성장층에 열적 손상을 주는 일은 없다. 또한 콘택층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주는 일이 없는 동시에 생산성이 향상된다.

본 발명에 관한 제 4 발광 다이오드 장치의 제조방법은 제 1 도전형의 반도체 기판 상에서의 본딩 패드 형성영역에 대하여, 수소이온, 붕소이온 또는 산소이온을 주입함으로써 상기 본딩 패드 형성영역에 고저항 영역을 형성하는 공정과, 반도체 기판 상에 활성층을 형성하는 공정과, 활성층 상에 제 2 도전형의 콘택층을 형성하는 공정과, 콘택층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 도체막에 대하여 에칭을 행함으로써 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과, 콘택층에서의 패드전극의 주변부에 이 패드전극과 접촉하는 것과 함께 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하고 있다.

제 4 발광 다이오드 장치의 제조방법에 의하면, 본딩 패드 형성영역에 이온주입을 행하여 고저항 영역을 형성하고, 콘택층에서의 패드전극의 주변부에 오믹전극을 형성하기 때문에 패드전극의 바로 아래에는 전류가 흐르지 않고 이 패드전극의 하방 주변부에 전류가 흐른다. 그 결과, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소하고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가되기 때문에 외부 양자효율이 향상된다. 또한 기판에 대해서만 전류 블록층으로 되는 고저항 영역을 형성하기 때문에 결정성장층에 대하여 아무런 악영향을 주지 않는다. 또 일관되게 결정성장을 행할 수 있기 때문에 생산성도 향상된다.

본 출원 발명자들은 결정성이 뛰어나고 내부 양자효율이 높은 II-VI족으로 이루어지는 ZnSe계의 화합물 반도체를 이용한 단파장 발광 다이오드 장치의 외부 양자효율이 낮은 이유에 대하여 각종 검토를 거듭한 결과, 다음과 같은 것을 발견하였다.

즉 외부 양자효율이 낮은 첫번째 이유는 도 8에 도시된 양자 웰 활성층(106)에서의 본딩 패드(113)의 바로 아래의 영역에서 발광된 광 중의 대부분이 본딩 패드(113)에 흡수되어 있어 장치의 외부로 인출할 수 없다는 점이다. 발광광을 투과시키는 p측 오믹전극(112)이 콘택트층(111)의 전면에 형성되어 있지만, 이 오믹전극(112)은 소자 내부로부터의 발광광을 투과시키기 위해 그 막두께를 수십nm 정도로 작게 하고 있으므로 시트저항이 증대되어 있어 전류가 확산되기 어려워진다. 이 때문에 발광현상의 대부분은 활성층(106)에서의 본딩 패드(113)의 바로 아래 및 그 근방에서 발생하고 있다. 이 본딩 패드(113)에 의한 발광광의 손실은 GaN계 발광 다이오드에도 적용된다.

두 번째 이유는 기판(101)이 발광광을 흡수하는 것이다. 양자 웰 활성층(106)에 생긴 발광광은 기판(101)의 표리 방향으로 마찬가지로 방출된다. 기판(101)의 표면측을 향하는 발광광은 외부로 인출되지만, 이면측을 향하는 발광광은 기판(101)에 흡수되어 버려서 이용할 수 없다. 덧붙여 말하면, GaN계 발광 다이오드에서는 통상 기판에 발광광을 투과시키는 사파이어 기판을 이용하므로 문제는 없다.

이상으로, 전류 블록층을 형성함에 있어서 기판 상에 한번의 공정으로 결정성장층을 성장시킨 후, 본딩 패드 형성용 패드전극의 바로 아래에 쇼트키 장벽이나 고저항 영역을 선택적으로 설치하는 구성으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

(제 1 실시예)

본 발명의 제 1 실시예에 대하여 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 제 1 실시예에 관한 ZnSe계의 발광 다이오드 장치의 단면구성을 도시한다. 도 1에 도시된 바와 같이 n형 GaAs로 이루어지는 기판(11) 상에 이 기판(11)과의 격자부정합을 완화하는 n형 GaAs로 이루어지는 제 1 버퍼층(12)과, n형 ZnSe로 이루어지고 GaAs 결정과 ZnS 결정의 격자부정합을 완화하는 제 2 버퍼층(13)과, n형 ZnSSe와 n형 ZnMgSSe가 교대로 적층되어 되는 브래그 반사기(DBR; distributed Bragg-reflector) 구조를 갖는 반사층(14)과, n형 ZnMgSSe로 이루어지고 후술하는 활성층에 대하여 전위 장벽을 형성하여 이 활성층에 효율적으로 n형 캐리어를 주입하는 제 1 클래드층(15)과, 비도프 ZnSSe로 이루어지고 활성층의 결정품질을 향상시키는 동시에 n형 캐리어를 효율적으로 주입하는 제 1 스페이서층(16)과, $Zn_{1-x}Cd_xSe$ 로 이루어지고 주입된 n형 및 p형의 소수 캐리어가 서로 재결합하여 발광하는 양자 웰 활성층(17)과, 비도프 ZnSSe로 이루어지고 p형 캐리어를 효율적으로 주입하는 제 2 클래드층(18)과, p형 ZnMgSSe로 이루어지고 제 2 클래드층(17)에 대하여 전위 장벽을 형성하여 이 활성층(17)에 효율적으로 p형 캐리어를 주입하는 제 2 스페이서층(19)과, p형 ZnSSe와 p형 ZnTe가 교대로 적층되어 되고 반도체층(20)과 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 반도체층(20)과, p형 ZnSe와 p형 ZnTe가 교대로 적층되어 되고 반도체층(20)과 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 초격자층(21)과, p형 ZnTe로 이루어지고 전극과 오믹 접촉하는 콘택트층(22)이 차례로 적층되어 형성되어 있다.

반사층(14)의 각 층은 기판(11)과 각각 격자정합되어 있고, 그 격자정수는 실효적인 발광파장의 4분의 1의 크기로 설정되어 있다. 예를 들면, 밴드 갭 에너지가 2.85eV인 n형 ZnMgSSe 결정을 이용하는 경우에 20주기의 반사층(14)을 설치하면 약 70%의 반사율을 얻을 수 있다. 상술한 밴드 갭 에너지를 크게 하거나 또는 주기를 늘리거나 하면 반사율을 더욱 증가시키는 것도 가능하다.

콘택트층(22)의 상면에는, 예를 들면 p형 ZnTe로 이루어지는 이 콘택트층(22)에 대하여 전위 장벽이 0.3eV 이상의 비교적 큰 쇼트키 장벽을 얻을 수 있는 A1로 이루어지고, 막두께가 수백nm의 본딩 패드 형성용 도트형상(성형상)을 갖는 쇼트키 전극(23)이 설치되어 있다. 또 쇼트키 전극(23)을 포함하는 콘택트층(22)의 상면에는 전면에 걸쳐 Pd 및 Au로 이루어지고, 발광광이 투과하도록 막두께가 50nm 이하의 p측 오믹전극(24)이 형성되어 있고, 기판(11)에서의 결정성장면과는 반대쪽 면에는 Ni/AuGe/Au로 이루어지는 n측 오믹전극(25)이 형성되어 있다.

이하, 상기와 같이 구성된 발광 다이오드 장치의 동작을 설명하기로 한다.

순바이어스가 되도록 n측 오믹전극(25)을 접지하고, p측 오믹전극(24)에 소정의 동작전압을 인가하면 양자 웰 활성층(17)에는 p형 반도체층측으로부터 정공이 주입되는 것과 함께, n형 반도체층측으로부터 전자가 주입되고 양자 웰 활성층(17)으로부터는 재결합시의 에너지가 발광광으로서 방출된다.

이와 같이, 본 실시예에 의하면 쇼트키 전극(23)은 두께가 수백nm로 크므로 Au등으로 이루어지는 와이어를 본딩하기 위한 패드로서 기능하지만, 콘택트층(22)과는 쇼트키 접촉하고 있고, 고접촉 저항이므로 통상의 발광 다이오드와 같은 오믹전극은 아니다. 또 p측 오믹전극(24)은 양자 웰 활성층(17)에서 전자와 정공의 재결합에 의해 생긴 발광광을 투과시키기 위해 50nm 이하의 막두께로 형성되어 있다.

따라서 양자 웰 활성층(17)에서의 쇼트키 전극(23)의 하방 영역에는 정공전류가 거의 주입되지 않고, 대신에 p측 오믹전극(24)으로부터 주입되게 된다. 그 결과, 양자 웰 활성층(17)에서의 쇼트키 전극(23)의 하방 영역의 주변부에서 발광하기 때문에 발광광이 쇼트키 전극(23)에 흡수되지 않게 되므로 발광광을 장치의 상면으로부터 효율적으로 인출할 수 있다.

또한 기판(11)과 양자 웰 활성층(17) 사이에 DBR 구조의 반사층(14)이 설치되어 있으므로 양자 웰 활성층(17)으로부터 기판(11) 방향으로 방출된 발광광 중의 대부분이 반사층(14)에 의해 반사됨으로써 장치의 상측으로부터 발광광의 대부분을 인출할 수 있으므로 더욱 효율이 향상된다.

이와 같이, 본딩 패드가 되는 패드전극을 쇼트키 장벽을 갖는 쇼트키 전극(23)으로 하는 것과 함께, 기판(11)에 흡수되는 발광광을 반사하여 기판(11)의 상방으로 인출하기 위한 반사층(14)을 설치함으로써 복수회에 걸치는 결정성장 공정을 행하는 일 없이, 파장이 500nm 부근에서 최종적으로 20% 이상의 외부 양자효율을 용이하고 또한 확실하게 얻을 수 있다.

또 쇼트키 전극에 Si를 이용하였는데, 이것에 한정되지 않고 0.3eV 이상의 쇼트키 장벽을 실현할 수 있는 Zn 또는 Tl을 이용해도 된다.

(제 1 실시예의 일변형예)

이하, 본 발명의 제 1 실시예의 일변형예에 대하여 도면을 참조하여 설명하기로 한다.

도 2는 제 1 실시예의 일변형예에 관한 GaN계의 발광 다이오드 장치의 단면구성을 도시한다. 도 2에 도시된 바와 같이, 면방위(0001)인 사파이어로 이루어지는 기판(31) 상에 AlN으로 이루어지고, 사파이어 결정과 GaN 결정의 격자부정합을 완화하는 버퍼층(32)과, n형 GaN으로 이루어지고 상면의 일부에 발광소자부가 형성되는 것과 함께, 상면의 다른 부분에 전극부가 형성되고, 전류의 통로를 확보하는 반도체층(33)이 차례로 형성되어 있다. 반도체층(33)의 전극부에는 Ti/Al로 이루어지는 n측 오믹전극(34)이 형성되어 있고, 발광소자부에는 n형 AlGaN으로 이루어지고, 활성층에 대하여 전위 장벽을 형성하여 활성층에 효율적으로 전자를 주입하는 제 1 클래드층(35)과, InGaN으로 이루어지고, 주입된 전자 및 홀이 서로 재결합하여 발광하는 양자 웰 활성층(36)과, 활성층(36)에 대하여 전위 장벽을 형성하여 이 활성층(36)에 효율적으로 정공을 주입하는 제 2 클래드층(37)과, p형 GaN으로 이루어지고, 전극과 접촉하는 콘택트층(38)이 차례로 형성되어 있다. 콘택트층(38)의 상면에는, 예를 들면 p형 GaN으로 이루어지는 반도체층에 대하여 전위 장벽이 0.3eV 이상인 쇼트키 장벽을 얻을 수 있는 Al로 이루어지고, 막두께가 수백nm의 본딩 패드 형성용 도트 형상을 갖는 쇼트키 전극(39)이 설치되어 있다. 또한 쇼트키 전극(39)을 포함하는 콘택트층(38)의 상면에는 전면에 걸쳐 Ni/Au로 이루어지고, 광이 투과되도록 막두께가 50nm 이하인 p측 오믹전극(40)이 형성되어 있다.

이와 같이 본 변형예에 의하면, 콘택트층(38)과 접촉시키는 본딩 패드 형성용 패드전극에 0.3eV 이상의 전위 장벽을 갖는 쇼트키 전극(39)을 이용하는 것과 함께, 콘택트층(38) 상에 쇼트키 전극(39)을 포함하여 전면에 p측 오믹전극(40)을 설치하고 있기 때문에 정공전류는 양자 웰 활성층(36)에서의 쇼트키 전극(39)의 하방 영역에는 거의 주입되지 않고 쇼트키 전극(39)의 주변부에 형성되어 있는 p측 오믹전극(24)으로부터 주입되게 된다. 그 결과, 양자 웰 활성층(17)에서의 쇼트키 전극(23)의 하방 영역의 주변부에서 발광하기 때문에 발광광이 쇼트키 전극(23)에 흡수되지 않게 되므로 발광광을 효율적으로 장치의 상면으로부터 인출할 수 있다.

또 상술한 바와 같이, 본 장치는 기판(31)에 사파이어를 이용하고 있기 때문에 양자 웰 활성층(36)으로부터 기판방향으로 방출되는 발광광은 사파이어와 공기와의 광의 굴절률 차이때문에 사파이어의 단면에서 굴절하여 p측 오믹전극(40)측으로 반사하므로 반사층을 설치할 필요가 없다.

(제 2 실시예)

이하, 본 발명의 제 2 실시예에 대하여 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 제 2 실시예에 관한 ZnSe계의 발광 다이오드 장치의 단면구성을 도시한다. 도 3에 도시된 바와 같이, n형 GaAs로 이루어지는 기판(11) 상에는 이 기판(11)과의 격자부정합을 완화하는 n형 GaAs로 이루어지는 제 1 버퍼층(12)과, n형 ZnSe로 이루어지고 GaAs 결정과 ZnSe 결정의 격자부정합을 완화하는 제 2 버퍼층(13)과, n형 ZnMgSSe로 이루어지고 후술하는 활성층에 대하여 전위 장벽을 형성하여 활성층에 효율적으로 n형 캐리어를 주입하는 제 1 클래드층(15)과, 비도프 ZnSSe로 이루어지고 주입된 n형 및 p형의 소수 캐리어가 서로 재결합하여 발광하는 양자 웰 활성층(17)과, 비도프 ZnSSe로 이루어지고 p형 캐리어를 효율적으로 주입하는 제 2 클래드층(19)과, p형 ZnMgSSe로 이루어지고, 활성층(17)에 대하여 전위 장벽을 형성하여 이 활성층(17)에 효율적으로 p형 캐리어를 주입하는 제 2 클래드층(19)과, p형 ZnSSe로 이루어지고, 제 2 클래드층(19)과 후술하는 제 1 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 반도체층(20)과, p형 ZnSe와 p형 ZnTe가 교대로 적층되어 되고, 반도체층(20)과 제 1 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 초격자층(21)과, 정공으로 되는 불순물 농도가 $5 \times 10^{18} \text{ cm}^{-3}$ 이하로 되도록 N원자가 도프된 p형 ZnTe로 이루어지고, 전극과 오믹 접촉하는 제 1 콘택트층(22)과, 정공으로 되는 불순물 농도가 고농도의 $5 \times 10^{18} \text{ cm}^{-3}$ 이상으로 되도록 N원자가 도프된 p형 ZnTe로 이루어지고, 패드전극의 폭방향의 형상과 동일한 형상을 갖는 제 2 콘택트층(41A)이 차례로 적층되어 형성되어 있다.

제 2 콘택트층(41A)의 상면에는 이 제 2 콘택트층(41A)과 오믹 접촉이 가능한 Au로 이루어지고, 막두께가 수백nm인 본딩 패드 형성용 도트 형상을 갖는 패드전극(42A)이 설치되어 있다. 또한 패드전극(42A)을 포함하는 제 1 콘택트층(22)의 상면에는 전면에 걸쳐 Pd 및 Au로 이루어지고, 발광광이 투과되도록 막두께가 50nm 이하인 p측 오믹전극(24)이 형성되어 있고, 기판(11)에서의 결정성장면과 반대쪽 면에는 Ni/AuGe/Au로 이루어지는 n측 오믹전극(25)이 형성되어 있다.

본 실시예의 특징으로서, 또한 초격자층(21) 및 반도체층(20)의 상부에서의 패드전극(42A)의 하방 영역에 제 2 콘택트층(41A)으로부터 N원자가 $1 \times 10^{18} \text{ cm}^{-3}$ 이상의 고농도로 확산되어 이루어지는 전류 블록층으로서의 고저항 영역(43)이 형성되어 있다.

이하, 본 실시예에 관한 발광 다이오드 장치의 제조방법, 특히 고저항 영역(43)의 제조방법을 도면에 기초하여 설명한다. 여기에서 ZnSe계의 화합물 반도체의 도판트로서 p형에는 N원자를 이용하고, n형에는 C1원자를 이용한다.

우선 도 4의 (a)에 도시된 바와 같이, 예를 들면 MBE법을 이용하여 기판(11) 상에 제 1 버퍼층(12)으로부터 제 2 콘택트 형성층(41B)까지를 차례로 결정성장시킨 후, 진공증착법 등을 이용하여 제 2 콘택트 형성층(41B) 상에 전면에 걸쳐 Au로 이루어지는 도체막(42B)을 퇴적한다.

다음으로, 도 4의 (b)에 도시된 바와 같이, 도체막(42B)에서의 본딩 패드 형성영역을 마스크하여 제 1 콘택트층(22)이 노출되도록 도체막(42B) 및 제 2 콘택트 형성층(41B)에 대하여 에칭을 행함으로써 도트형상의 패드전극(42A) 및 이 패드전극(42A)과 동일한 폭치수를 갖는 제 2 콘택트층(41A)을 형성한다.

다음으로, 도 4의 (c)에 도시된 바와 같이, 진공증착법 등을 이용하여 패드전극(42A)을 포함하는 제 1 콘택트층(22)의 상면의 전면에 걸쳐 Pd 및 Au로 이루어지는 도체막을 막두께가 50nm 이하로 되도록 차례로 퇴적하여 p측 오믹전극(24)을 형성하는 것과 함께, 기판(11)에서의 결정성장면과는 반대쪽 면에 Ni/AuGe/Au로 이루어지는 도체막을 차례로 퇴적하여 n측 오믹전극(25)을 형성한다.

다음으로, 패드전극(42A), p측 오믹전극(24) 및 n측 오믹전극(25)이 각각 형성된 기판(11)에 대하여 온도가 200℃에서 250℃ 정도의 어닐을 실시한다. 이에 따라 제 1 콘택트층(22)과 p측 오믹전극(24)의 계면 및 기판(11)과 n측 오믹전극(25)의 계면에는 저(低)저항의 오믹 접촉이 얻어진다. 한편, 제 2 콘택트층(41A)은 불순물 농도가 $5 \times 10^{18} \text{ cm}^{-3}$ 이상으로 지나칠 정도의 고농도로 N원자가 도프되어 있기 때문에 과잉 도프된 N원자가 기판(11) 방향, 즉 초격자층(21) 및 반도체층(20)의 상부에서의 패드전극(42A) 하방의 영역으로 열확산됨으로써, 도 3에 도시된 고저항 영역(43)이 형성된다.

또 $1 \times 10^{18} \text{ cm}^{-3}$ 이상으로 되는 고농도의 N원자가, N원자를 도프되어 되는 p형의 ZnSe계의 화합물 반도체, 예를 들면 p형의 ZnSe 또는 ZnSSe 등으로 확산됨으로써, 이들 화합물 반도체를 고저항화하는 것은 잘 알려져 있다.

이하, 상기한 바와 같이 구성된 발광 다이오드 장치의 동작을 설명하기로 한다.

순바이어스가 되도록 n측 오믹전극(25)을 접지하고, p측 오믹전극(24)에 소정의 동작전압을 인가하면 양자 웰 활성층(17)에는 p형 반도체층측으로부터 정공이 주입되는 것과 함께, n형 반도체층측으로부터 전자가 주입되고, 양자 웰 활성층(17)으로부터는 재결합시의 에너지가 발광광으로서 방사된다.

이 때, p측 오믹전극(24)은 발광광이 투과될 정도의 막두께이기 때문에 p측 오믹전극(24)에서의 패드전극(42A) 주변부로부터 이 발광광을 장치의 외부로 인출할 수 있다.

또 패드전극(42A)과 양자 웰 활성층(17) 사이에는 N원자가 ZnSe계로 이루어지는 반도체층으로 확산되어 되는 고저항영역(43)이 설치되어 있으므로 패드전극(42A)과 양자 웰 활성층(17) 사이에 정공전류가 흐르지 않고, 따라서 양자 웰 활성층(17)에서의 패드전극(42A)의 하방 영역에는 정공전류가 거의 주입되지 않으므로 이 영역에서 발광현상이 억제되게 된다. 그 결과, 패드전극(42A)에서 흡수되는 불필요한 정공전류가 흐르지 않게 되므로 외부 양자효율이 향상된다.

이와 같이 본 장치에서는, 패드전극(42A)과 양자 웰 활성층(17) 사이에 자기 정합적으로 형성된 고저항영역(43)을 설치함으로써 결정성장 공정을 복수회에 걸쳐 행하는 일 없이, 파장이 500nm 부근에서 10% 이상의 외부 양자효율을 용이하고 확실하게 얻을 수 있다.

또 제 1 실시예에서 나타난 바와 같이, 제 2 버퍼층(13)과 제 1 클래드층(15) 사이에 DBR 구조의 반사층을 설치하면 외부 양자효율이 더욱 향상된다.

(제 3 실시예)

이하, 본 발명의 제 3 실시예에 대하여 도면을 참조하여 설명하기로 한다.

도 5는 본 발명의 제 3 실시예에 관한 ZnSe계의 발광 다이오드 장치의 단면구성을 도시한다. 도 5에 도시된 바와 같이, n형 GaAs로 이루어지는 기판(11) 상에 이 기판(11)과의 격자부정합을 완화하는 n형 GaAs로 이루어지는 제 1 버퍼층(12)과, n형 ZnSe로 이루어지고 GaAs 결정과 ZnSe 결정의 격자부정합을 완화하는 제 2 버퍼층(13)과, n형 ZnMgSSe로 이루어지고 후술하는 활성층에 대하여 전위 장벽을 형성하여 활성층에 효율적으로 n형 캐리어를 주입하는 제 1 클래드층(15)과, 비도프 ZnSSe로 이루어지고 활성층의 결정품질을 향상시키는 것과 함께, n형 캐리어를 효율적으로 주입하는 제 1 스페이서층(16)과, $Zn_{1-x}Cd_xSe$ 로 이루어지고 주입된 n형 및 p형의 소수 캐리어가 서로 재결합하여 발광하는 양자 웰 활성층(17)과, 비도프 ZnSSe로 이루어지고 p형 캐리어를 효율적으로 주입하는 제 2 스페이서층(18)과, p형 ZnMgSSe로 이루어지고 활성층(17)에 대하여 전위 장벽을 형성하여 이 활성층(17)에 효율적으로 p형 캐리어를 주입하는 제 2 클래드층(19)과, p형 ZnSSe로 이루어지고 제 2 클래드층(19)과 후술하는 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 반도체층(20)과, p형 ZnSe와 p형 ZnTe가 교대로 적층되어 되고 반도체층(20)과 콘택트층 사이의 가전자대의 에너지 준위를 단계적으로 접속하는 초격자층(21)과, p형 ZnTe로 이루어지고 전극과 오믹 접촉하는 콘택트층(22)이 차례로 적층되어 형성되어 있다.

콘택트층(22)의 상면에는 이 콘택트층(22)과 오믹 접촉이 가능한 Au로 이루어지고, 막두께가 수백nm인 본딩 패드 형성용의 도트형상을 갖는 패드전극(42)이 설치되어 있다. 또한 패드전극(42)을 포함하는 제 1 콘택트층(22)의 상면에는 전면에 걸쳐 Pd 및 Au로 이루어지고, 발광광이 투과되도록 막두께가 50nm 이하인 p측 오믹전극(24)이 형성되어 있고, 기판(11)에서의 결정성장면과는 반대쪽 면에는 Ni/AuGe /Au 로 이루어지는 n측 오믹전극(25)이 형성되어 있다.

본 실시예의 특징으로서, 콘택트층(22)에서의 패드전극(42)의 하방 영역에 전류 블록층으로서의 ZnO로 이루어지는 절연 산화막(44)이 추가로 형성되어 있다.

이하, 본 실시예에 관한 발광 다이오드 장치의 제조방법, 특히 절연산화막(44)의 제조방법을 설명하기로 한다.

우선 예를 들면, MBE법을 이용하여 기판(11) 상에 제 1 버퍼층(12)으로부터 콘택트층(22)까지를 차례로 결정성장시킨 후, 콘택트층(22)의 본딩 패드 형성영역에 대하여, 예를 들면 O_2 의 분압이 20mTorr, RF 출력이 100W의 조건하에서 10분 정도의 플라즈마 조사를 행하면 콘택트층(22)의 본딩 패드 형성영역에 막두께가 100nm 정도의 ZnO로 이루어지는 절연산화막(44)이 형성된다. ZnO는 II-VI족 화합물이기 때문에 매우 안정된다.

다음으로 진공증착법 등을 이용하여 콘택트층(22) 상에 전면에 걸쳐 Au로 이루어지는 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 콘택트층(22)이 노출되도록 도체막에 대하여 에칭함으로써 도트형상의 패드전극(42)을 형성한다. 그 후 진공증착법 등을 이용하여 패드전극(42)을 포함하는 콘택트층(22)의 상면의 전면에 걸쳐 Pd 및 Au로 이루어지는 도체막을 막두께가 50nm 이하가 되도록 차례로 퇴적하여 p측 오믹전극(24)을 형성하는 것과 함께, 기판(11)에서의 결정성장면과는 반대쪽 면에 Ni/AuGe/Au로 이루어지는 도체막을 차례로 퇴적하여 n측 오믹전극(25)을 형성한다.

다음으로, 패드전극(42), p측 오믹전극(24) 및 n측 오믹전극(25)이 각각 형성된 기판(11)에 대하여 온도가 200℃에서 250℃ 정도의 어닐을 실시하여, 콘택트층(22)과 p측 오믹전극(24) 및 패드전극(42)의 계면 및 기판(11)과 n측 오믹전극(25)의 계면에는 저저항의 오믹 접촉이 얻어진다.

이하, 상기와 같이 구성된 발광 다이오드 장치의 동작을 설명하기로 한다.

순바이어스가 되도록 n측 오믹전극(25)을 접지하고, p측 오믹전극(24)에 소정의 동작전압을 인가하면 양자 웰 활성층(17)에는 p형 반도체층측으로부터 정공이 주입되는 것과 함께, n형 반도체층측으로부터 전자가 주입되고, 양자 웰 활성층(17)으로부터는 재결합시의 에너지가 발광광으로서 방사된다.

이 때, p측 오믹전극(24)은 발광광이 투과될 정도의 막두께이기 때문에 p측 오믹전극(24)에서의 패드전극(42)의 주변부로부터 이 발광광을 장치의 외부로 인출할 수 있다.

또한 패드전극(42)과 양자 웰 활성층(17) 사이에는 콘택트층(22)을 구성하는 Zn이 플라즈마 산화되어 되는 절연산화막(44)이 설치되어 있기 때문에 패드전극(42)과 양자 웰 활성층(17) 사이에 정공전류가 흐르지 않고, 따라서 양자 웰 활성층(17)에서의 패드전극(42)의 하방 영역에는 정공전류가 거의 주입되지 않으므로 이 영역에서는 발광현상이 억제된다. 그 결과, 패드전극(42)에서 흡수되는 불필요한 정공전류가 흐르지 않게 되므로 외부 양자효율이 향상된다.

또한 플라즈마 산화법을 이용하고 있기 때문에 비교적 저온하에서 절연산화막(44)을 형성할 수 있으므로 양자 웰 활성층(17)에 열적인 손상을 주는 일이 없다.

이와 같이 본 장치에서는, 패드전극(42)과 양자 웰 활성층(17) 사이에 절연산화막(44)을 설치함으로써 복수회에 걸치는 결정성장 공정을 행하는 일 없이 파장이 500nm 부근에서 10% 이상의 외부 양자효율을 용이하게 얻을 수 있다.

또 제 1 실시예에서 나타낸 바와 같이, 제 2 버퍼층(13)과 제 1 클래드층(15) 사이에 DBR 구조의 반사층을 설치하면, 외부 양자효율이 더욱 향상되게 된다.

또한 본 실시예에서는 기판(11)측을 n형으로 하고, 패드전극(42)측을 p형으로 하고 있다. 이것은 절연산화막(44)으로 이루어지는 전류 블록층을 n형 반도체층보다도 저항율이 작은 p형 반도체층측에 설치해 두면 동작전류가 기판면에 평행한 방향으로 확산되기 어려우므로 차폐효과가 향상되기 때문이다.

그러나 발광 다이오드 장치의 경우는 반도체 레이저 장치만큼 엄밀함이 요구되지 않으므로 각 반도체층의 도전형을 서로 교체해도 효과가 손상되는 일이 없다.

(제 3 실시예의 일변형예)

이하, 본 발명의 제 3 실시예의 일변형예에 대하여 도면을 참조하여 설명하기로 한다.

도 6은 제 3 실시예의 일변형예에 관한 ZnSe계의 발광 다이오드 장치의 단면구성을 도시한다. 도 6에서, 도 5에 도시된 구성부재와 동일한 구성부재에는 동일 부호를 붙임으로써 설명을 생략한다. 제 3 실시예에서는 O₂ 플라즈마를 조사하는 플라즈마 산화법을 이용하여, 패드전극(42)과 양자 웰 활성층(17) 사이에 전류 블록층으로 되는 절연산화막(44)을 형성하였지만, 본 변형예에서는 불활성 가스인 Ar 가스를 콘택트층(22)의 본딩 패드 형성영역에 대하여 플라즈마 조사함으로써 패드전극(42)과 양자 웰 활성층(17) 사이에 전류 블록층으로서의 결정결함 도입층(45)을 형성하고 있다.

결정결함 도입층(45)은 플라즈마화된 Ar원자에 따라 정공이 소멸하여, 정공농도가 $1 \times 10^{16} \text{ cm}^{-3}$ 이하로까지 저하되어 있기 때문에 양자 웰 활성층(17)에서의 패드전극(42)의 하방 영역에 정공전류가 주입되는 것을 억제할 수 있다. 따라서 본 장치에서는 패드전극(42)과 양자 웰 활성층(17) 사이에 결정결함 도입층(45)을 설치함으로써 복수회에 걸치는 결정성장 공정을 행하는 일 없이 파장이 500nm 부근에서 10% 이상의 외부 양자효율을 용이하게 얻을 수 있다.

또 제 1 실시예에서 나타낸 바와 같이, 제 2 버퍼층(13)과 제 1 클래드층(15) 사이에 DBR 구조의 반사층을 설치하면 외부 양자효율이 더욱 향상된다.

또한 본 변형예에서도 기판(11)측을 n형으로 하고, 패드전극(42)측을 p형으로 하였으나 상술한 바와 같이 각 반도체층의 도전형을 서로 교체해도 된다.

(제 4 실시예)

이하, 본 발명의 제 4 실시예에 대하여 도면을 참조하여 설명하기로 한다.

도 7은 본 발명의 제 4 실시예에 관한 ZnSe계의 발광 다이오드 장치의 단면구성을 도시한다. 도 7에 도시된 바와 같이, p형 GaAs로 이루어지는 기판(51)의 상면에서의 본딩 패드 형성영역에는, 예를 들면 H⁺ 이온(양성자)이 주입되어 되는 고저항영역(51a)이 형성되어 있다.

이 고저항영역(51a)이 형성된 기판(51) 상에는 MBE법을 이용하여, 이 기판(51)과의 격자부정합을 완화하는 p형 GaAs로 이루어지는 제 1 버퍼층(52)과, p형 ZnSe로 이루어지고 GaAs 결정과 ZnSe 결정의 격자부정합을 완화하는 제 2 버퍼층(53)과, p형 ZnMgSSe로 이루어지고 후술하는 활성층에 대하여 전위 장벽을 형성하여 활성층에 효율적으로 p형 캐리어를 주입하는 제 1 클래드층(54)과, 비도프 ZnSSe로 이루어지고 주입된 n형 및 p형의 결정품질을 향상시키는 것과 함께, p형 캐리어를 효율적으로 주입하는 제 1 스페이서층(55)과, Zn_{1-x}Cd_xSe로 이루어지고 주입된 n형 및 p형의 소수 캐리어가 서로 재결합하여 발광하는 양자 웰 활성층(56)과, 비도프 ZnSSe로 이루어지고 n형 캐리어를 효율적으로 주입하는 제 2 클래드층(58)과, n형 ZnSe로 이루어지고 전극과 오믹 접촉하는 콘택트층(59)이 차례로 적층되어 형성되어 있다.

콘택트층(59)의 상면에는 이 콘택트층(59)과 오믹 접촉이 가능한 Au로 이루어지고, 막두께가 수백nm인 본딩 패드 형성용 도트형상을 갖는 패드전극(60)이 설치되어 있다. 또한 패드전극(60)을 포함하는 콘택트층(59)의 상면에는 전면에 걸쳐 Ti 및 Au로 이루어지고, 발광광이 투과되도록 막두께가 50nm 이하인 n측 오믹전극(61)이 형성되어 있고, 기판(51)에서의 결정성장면과 반대쪽 면에는, 예를 들면 AuZn/Au 로 이루어지는 p측 오믹전극(62)이 형성되어 있다.

이하, 상기한 바와 같이 구성된 발광 다이오드 장치의 동작을 설명하기로 한다.

순바이어스가 되도록 n측 오믹전극(61)을 접지하고, p측 오믹전극(62)에 소정의 동작전압을 인가하면 양자 웰 활성층(56)에는 p형 반도체층측으로부터 정공이 주입되는 것과 함께 n형 반도체층측으로부터 전자가 주입되고, 양자 웰 활성층(56)으로부터는 재결합시의 에너지가 발광광으로서 방사된다.

이 때, n측 오믹전극(61)은 발광광이 투과될 정도의 막두께이기 때문에 n측 오믹전극(61)에서의 패드전극(60)의 주변부로부터 이 발광광을 장치의 외부로 인출할 수 있다.

또 기판(51)의 상부에서의 패드전극(60)의 하방 영역에는 양성자가 주입되어 되는 고저항영역(51a)이 설치되어 있으므로 양자 웰 활성층(56)에서의 고저항영역(51a)의 상방 영역에 정공전류가 흐르지 않고, 따라서 양자 웰 활성층(56)에서의 패드전극(60)의 하방 영역에는 정공전류가 거의 주입되지 않으므로 이 영역에서는 발광현상이 억제된다. 그 결과, 패드전극(60)에서 흡수되는 불필요한 정공전류가 흐르지 않게 되므로 외부 양자효율이 향상된다.

이와 같이, 본 장치에서는 패드전극(60)과 양자 웰 활성층(56) 사이에 고저항영역(51a)을 설치함으로써 결정성장 공정을 복수회에 걸쳐 행하지 않고, 파장이 500nm 부근에서 10% 이상의 외부 양자효율을 용이하고 확실하게 얻을 수 있다.

또 기판(51)의 고저항영역(51a)을 형성하는 이온으로서 H^+ 이온을 이용하였으나, 이것에 한정되지 않고 B^+ 이온 또는 O^{2-} 이온을 이용해도 된다.

또한 제 1 실시예에서 나타난 바와 같이, 제 2 버퍼층(53)과 제 1 클래드층(54) 사이에 DBR 구조의 반사층을 설치하면, 외부 양자효율이 더욱 향상된다.

또 본 변형예에서는 전류 블록층으로서의 고저항영역(51a)을 설치하는 기판(51)측을 p형으로 하고, 패드전극(60)측을 n형으로 하였으나, 각 반도체층의 도전형을 서로 교체해도 된다.

또한 III-V족으로 이루어지는 GaN계의 발광 다이오드 장치의 경우에는 기판에 SiC를 이용하면 본 실시예와 같은 전류 블록층으로 되는 고저항 영역을 형성할 수 있다.

발명의 효과

상술한 바와 같이 본 발명의 제 1 발광 다이오드 장치에 의하면, 활성층에서의 쇼트키 전극의 하방 영역에서는 캐리어의 주입이 억제되기 때문에 활성층에서의 쇼트키 전극의 하방 영역으로부터 방사되는 발광광이 감소되는 한편, 활성층에서의 쇼트키 전극의 하방 영역의 주변부로부터 방사되는 발광광이 증가되기 때문에 발광광이 쇼트키 전극에 흡수되지 않게 되므로 외부 양자효율이 향상된다.

또 본 발명의 제 2 발광 다이오드 장치에 의하면, 활성층에서의 패드전극의 하방 영역에서는 캐리어의 주입이 억제되기 때문에 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또한 활성층에서의 쇼트키 전극의 하방 영역의 주변부로부터의 발광광이 증가되므로 외부 양자효율이 향상된다.

또한 본 발명의 제 3 발광 다이오드 장치에 의하면, 활성층으로부터 반도체 기판의 하방을 향하여 방사되는 발광광이 콘택트층측으로 반사되므로 반도체 기판측을 향하여 방출된 발광광을 콘택트층측으로부터 장치의 외부로 인출할 수 있게 되어 외부 양자효율을 향상시킬 수 있다.

본 발명의 제 1 발광 다이오드 장치의 제조방법에 의하면 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또 이 패드 전극의 하방 영역의 주변부로부터의 발광광이 증가하므로 외부 양자효율이 향상된다. 또 제 2 콘택트층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주는 일이 없게 되는 것과 함께, 결정성장 공정을 복수회 행하는 경우에 비하여 생산성이 향상된다.

또 본 발명의 제 2 발광 다이오드 장치의 제조방법에 의하면, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소되고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가되므로 외부 양자효율이 향상된다. 또 전류 블록층으로 되는 질연산화막을 플라즈마 산화를 이용하여 행하기 때문에 플라즈마 산화는 비교적 저온하에서 질연산화막을 형성할 수 있으므로 결정성장층에 열적 손상을 주지 않는다. 또 콘택트층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주지 않으며 생산성이 향상된다.

또한 본 발명의 제 3 발광 다이오드 장치의 제조방법에 의하면, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소하고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가하기 때문에 외부 양자효율이 향상된다. 또 전류 블록층으로 되는 결정결함 도입층을 플라즈마화한 불활성가스를 조사하여 형성하기 때문에 플라즈마를 이용한 도핑은 비교적 저온하에서 행할 수 있으므로 결정성장층에 열적 손상을 주는 일이 없다. 또한 콘택트층까지의 결정성장 공정을 중단하는 일 없이 일관되게 행하므로 활성층에 대하여 열적 손상을 주는 일이 없는 동시에 생산성이 향상된다.

또 본 발명의 제 4 발광 다이오드 장치의 제조방법에 의하면, 활성층에서의 패드전극의 하방 영역으로부터의 발광광이 감소하고, 또 이 패드전극의 하방 영역의 주변부로부터의 발광광이 증가되기 때문에 외부 양자효율이 향상된다. 또한 기판에 대해서만 전류 블록층으로 되는 고저항 영역을 형성하기 때문에 결정성장층에 대하여 아무런 악영향을 주지 않는다. 또 일관되게 결정성장을 행할 수 있기 때문에 생산성도 향상된다.

상술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

(57) 청구의 범위

- 청구항 1.
n형 반도체 기판 상에 형성된 활성층과,
상기 활성층 상에 형성된 p형 콘택트층과,
상기 콘택트층 상에 선택적으로 형성되고, 상기 콘택트층과 쇼트키 접촉하는 본딩 패드용 쇼트키 전극과,
상기 콘택트층 상에서의 상기 쇼트키 전극의 주변부에 상기 쇼트키 전극과 전기적으로 접속되도록 형성되어 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 구비하는 것을 특징으로 하는 발광 다이오드 장치.
- 청구항 2.
제 1항에 있어서,
상기 쇼트키 전극과 상기 콘택트층 사이의 쇼트키 장벽의 크기는 0.3eV 이상인 것을 특징으로 하는 발광 다이오드 장치.
- 청구항 3.
제 1항에 있어서,
상기 쇼트키 전극은 알루미늄, 아연 또는 탈륨을 포함하는 도체막으로 이루어지는 것을 특징으로 하는 발광 다이오드 장치.
- 청구항 4.

제 1항에 있어서,

상기 반도체 기판과 상기 활성층 사이에 형성되고, 브래그 반사기 구조를 갖는 반사층을 추가로 구비하는 것을 특징으로 하는 발광 다이오드 장치.

청구항 5.

제 1 도전형의 반도체 기판 상에 형성된 활성층과,

상기 활성층 상에 형성된 제 2 도전형의 콘택트층과,

상기 콘택트층 상에 선택적으로 형성된 본딩 패드용 패드전극과,

상기 콘택트층 상에서의 패드전극의 주변부에 패드전극과 전기적으로 접속되도록 형성되어 상기 활성층으로부터의 발광광을 투과시키는 오믹 전극과,

상기 패드전극의 하방에 형성된 고저항 영역을 구비하는 것을 특징으로 하는 발광 다이오드 장치.

청구항 6.

제 5항에 있어서,

상기 제 1 도전형은 n형이고,

상기 제 2 도전형은 p형이며,

상기 고저항 영역은,

상기 활성층과 상기 콘택트층 사이에 형성되고, 질소원자가 $1 \times 10^{18} \text{ cm}^{-3}$ 이상이 되도록 도프된 아연과 셀렌을 포함하는 p형 반도체층으로 이루어지는 것을 특징으로 하는 발광 다이오드 장치.

청구항 7.

제 5항에 있어서,

상기 고저항 영역은 상기 활성층 상방에 형성된 절연산화막으로 이루어지는 것을 특징으로 하는 발광 다이오드 장치.

청구항 8.

제 7항에 있어서,

상기 절연산화막은 산화아연으로 이루어지는 것을 특징으로 하는 발광 다이오드 장치.

청구항 9.

제 5항에 있어서,

상기 고저항 영역은 상기 활성층의 상방에 형성된 결정결함 도입층으로 이루어지는 것을 특징으로 하는 발광 다이오드 장치.

청구항 10.

제 5항에 있어서,

상기 고저항 영역은 상기 반도체 기판에 형성되어 있는 것을 특징으로 하는 발광 다이오드 장치.

청구항 11.

제 5항에 있어서,

상기 반도체 기판과 상기 활성층 사이에 형성되고, 브래그 반사기 구조를 갖는 반사층을 추가로 구비하는 것을 특징으로 하는 발광 다이오드 장치.

청구항 12.

제 1 도전형의 반도체 기판 상에 형성되고, 브래그 반사기 구조를 갖는 반사층과,

상기 반사층 상에 형성된 활성층과,

상기 활성층 상에 형성된 제 2 도전형의 콘택트층과,

상기 콘택트층 상에 선택적으로 형성된 본딩 패드용 패드전극과,

상기 콘택트층 상에서의 상기 패드전극의 주변부에 상기 패드전극과 전기적으로 접속되도록 형성되어 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 구비하는 것을 특징으로 하는 발광 다이오드 장치.

청구항 13.

n형의 반도체 기판 상에 아연 및 셀렌을 포함하는 활성층을 형성하는 공정과,

상기 활성층 상에 p형의 제 1 콘택트층과, 불순물 농도가 $1 \times 10^{18} \text{ cm}^{-3}$ 이상의 고농도가 되도록 질소원자가 도프된 p형의 제 2 콘택트층을 차례로 형성하는 공정과,

상기 제 2 콘택트층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 상기 도체막 및 제 2 콘택트층에 대하여 에칭을 행함으로써, 상기 도체막으로 이루어지는 성형상의 패드전극을 형성하는 것과 함께 상기 제 2 콘택트층을 성형상으로 형성하는 공정과,

상기 제 1 콘택트층에서의 상기 패드전극의 주변부에 이 패드전극과 접촉하는 것과 함께 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정과,

상기 반도체 기판에 대하여 어닐을 행하여, 상기 성형상의 제 2 콘택트층에 포함되는 질소원자를 이 성형상의 제 2 콘택트층으로부터 상기 반도체 기판층의 영역에 선택적으로 확산시킴으로써, 상기 성형상의 제 2 콘택트층과 상기 활성층 사이에서의 상기 패드전극의 하방 영역에 고저항 영역을 형성하는 공정을 구비하는 것을 특징으로 하는 발광 다이오드 장치의 제조방법.

청구항 14.

제 1 도전형의 반도체 기판 상에 아연 및 셀렌을 포함하는 활성층을 형성하는 공정과,

상기 활성층 상에 아연을 포함하는 반도체로 이루어지는 제 2 도전형의 콘택트층을 형성하는 공정과,

상기 콘택트층에서의 본딩 패드 형성영역에 대하여 플라즈마화한 산소원자를 조사함으로써, 상기 본딩 패드 형성영역에 상기 아연이 산화된 산화아연으로 이루어지는 절연산화막을 형성하는 공정과,

상기 콘택트층 및 절연산화막 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 상기 도체막에 대하여 에칭을 행함으로써 상기 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과,

상기 콘택트층에서의 상기 패드전극의 주변부에, 이 패드전극과 접촉되는 것과 함께 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하는 것을 특징으로 하는 발광 다이오드 장치의 제조방법.

청구항 15.

제 1 도전형의 반도체 기판 상에 활성층을 형성하는 공정과,

상기 활성층 상에 제 2 도전형의 콘택트층을 형성하는 공정과,

상기 콘택트층에서의 본딩 패드 형성영역에 대하여 플라즈마화한 불활성가스를 조사함으로써, 상기 본딩 패드 형성영역에 결정결함을 포함하는 결정결함 도입층을 형성하는 공정과,

상기 콘택트층 및 결정결함 도입층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 상기 도체막에 대하여 에칭을 행함으로써 상기 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과,

상기 콘택트층에서의 상기 패드전극의 주변부에, 이 패드전극과 접촉되는 것과 함께 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하는 것을 특징으로 하는 발광 다이오드 장치의 제조방법.

청구항 16.

제 1 도전형의 반도체 기판 상에서의 본딩 패드 형성영역에 대하여, 수소이온, 붕소이온 또는 산소이온을 주입함으로써 상기 본딩 패드 형성영역에 고저항 영역을 형성하는 공정과,

상기 반도체 기판 상에 활성층을 형성하는 공정과,


상기 활성층 상에 제 2 도전형의 콘택트층을 형성하는 공정과,

상기 콘택트층 상에 도체막을 퇴적한 후, 이 도체막에서의 본딩 패드 형성영역을 마스크하여 상기 도체막에 대하여 에칭을 행함으로써 상기 도체막으로 이루어지는 성형상의 패드전극을 형성하는 공정과,


상기 콘택트층에서의 상기 패드전극의 주변부에, 이 패드전극과 접촉하는 것과 함께 상기 활성층으로부터의 발광광을 투과시키는 오믹전극을 형성하는 공정을 구비하는 것을 특징으로 하는 발광 다이오드 장치의 제조방법.

도면


도면 1




도면 2




도면 3







도면 5




도면 6



도면 7



도면 8



도면 9

